easyx，C语言。 本人这门课设94分，包含源代码、报告、演示视频、题目描述 有游戏存档、倒计时、排行榜、键盘输入显示、界面跳转、背景更换、音乐暂停播放、自定义时间用户名题目数量等内容。

北京工业大学计算机组成原理课程设计报告word版2021年课设报告，99分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 与代码部分配套使用 与代码部分配套使用 与代码部分配套使用 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页

北京工业大学计算机组成原理课程设计合集 P1，P2，P3，P4实验代码、测试程序 2021年的课程设计99分 99分！！！！！！！！！！！！！！！！！！！！！ 一份价钱一分货 Project2 VerilogHDL 完成多周期处理器开发 一、设计说明 1.处理器应实现MIPS-Lite2指令集。 a)MIPS-Lite2＝{MIPS-Lite1，lb，sb}。 b)MIPS-Lite1＝{addu，subu，ori，lw，sw，beq，j，lui，addi，addiu，slt，jal，jr }。 c)addi应支持溢出，溢出标志写入寄存器$30中第0位。 2.处理器为多周期设计。 二、设计要求 3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。 a)数据通路应至少包括如下module：PC(程序计数器)、NPC(NextPC 计算单元)、GPR ( ……………… Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32

2021年北工大机组课设project3 Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。 b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。 c)addi应支持溢出，溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。 二、系统桥与设备 5.为了支持设备，MIPS 微系统需要配置系统桥。 a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。 b)定时器的设计规范请参看《定时器设计规范.docx》。 三、中断机制 6. 为了支持异常和中断，处理器必须实现 0 号协处理器(CP0)。为此，必须实现的CP0寄存器包括：SR、CAUSE

北京工业大学2009年软件工程考试B卷

2021年的最新资源 Project4 FPGA完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，8 位 7 段数码管、32 位拨动开关。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。 b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。 c)addi应支持溢出，溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。 二、系统桥与设备 5.为了支持设备，MIPS 微系统需要配置系统桥。 a)需要支持 3 个设备，即定时器、8 位 7 段数码管、32 位拨动开关。 b)定时器的设计规范请参看《定时器设计规范.docx》。 c)实验设备中的 8 位 7 段数码管由 2 个 4 位 7段数码管组成。 三、FPGA 内置模块的使用 6.时钟定制电路 a)系统时钟为 100MHz

数据库实验--北工大

北京工业大学2022计算机组成原理大作业logisim加报告，往届学长作业Logisim完成单周期处理器开发 一、设计说明 1.处理器应支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j。 a)addu，subu可以不支持实现溢出。 2.处理器为单周期设计。 二、设计要求 3.顶层设计视图包括如Figure1所示的部件，即Controller(控制器)、IFU(取指令单元)、GPR(通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、DM(数据存储器)、EXT(扩展单元)、多路选择器及splitter。 a)顶层设计视图的顶层有效驱动信号包括且仅包括：clk、reset。 b)提示：图中的其他字符均不是端口信号。

北工大计算机系统结构期末试卷 .rar

北工大大学物理II复习试卷汇总（带答案解析）.zip