本课程设计的总体目标是利用 FPGA 以及相关外围器件，在课程实验中完成的单周期 CPU 基础上，完成单周期 CPU 在 FPGA 开发板上的正确运行，并改造设计五段流水 CPU，要求所设计的流水 CPU 系统能支持自动和单步运行方式，能正确地执行存放在主存中的程序的功能，对主要的数据流和控制流通过 LED、数码管等适时的进行显示，方便监控和调试。对于五段流水，要求分别使用气泡、重定向、分支预测等方式处理数据冲突和控制冲突等，此外，还要求支持中断请求。尽可能利用 EDA 软件或仿真软件对模型机系统中各部件进行仿真分析和功能验证。