基于FPGA和Verilog语言的LCD1602的时钟显示和汉字显示.zip

上传者: 42168194 | 上传时间: 2019-12-21 21:44:40 | 文件大小: 4.96MB | 文件类型: zip
本例程是基于FPGA和Verilog语言的LCD1602的时钟显示和汉字显示,需要用到取模软件,个人用的是8x8LED点阵字库。8x8LED点阵字库软件 https://pan.baidu.com/s/1PIMwyp8yoeGpSHsYkixYgA 提取码:lgzp 

文件下载

资源详情

[{"title":"( 141 个子文件 4.96MB ) 基于FPGA和Verilog语言的LCD1602的时钟显示和汉字显示.zip","children":[{"title":"top.sta.summary <span style='color:#111;'> 3.10KB </span>","children":null,"spread":false},{"title":"top.dpf <span style='color:#111;'> 239B </span>","children":null,"spread":false},{"title":"top.eda.rpt <span style='color:#111;'> 7.28KB </span>","children":null,"spread":false},{"title":"top.pin <span style='color:#111;'> 90.00KB </span>","children":null,"spread":false},{"title":"top.cdf <span style='color:#111;'> 308B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • qq_43213856 :
    对初学verilog的我十分有用
    2019-10-18
  • qq_43213856 :
    对初学verilog的我十分有用
    2019-10-18

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明