FPGA串口8位转32位收发数据

上传者: 40365277 | 上传时间: 2019-12-21 21:41:34 | 文件大小: 983KB | 文件类型: zip
此为FPGA串口8转32位收发数据,笔者亲测可用,接收与发送数据都进行了32位的转化,希望可以帮助到有需要的朋友们

文件下载

资源详情

[{"title":"( 327 个子文件 983KB ) FPGA串口8位转32位收发数据","children":[{"title":"README.txt <span style='color:#111;'> 130B </span>","children":null,"spread":false},{"title":"mmcm_pll_drp_func_us_plus_mmcm.vh <span style='color:#111;'> 31.14KB </span>","children":null,"spread":false},{"title":"mmcm_pll_drp_func_7s_mmcm.vh <span style='color:#111;'> 23.67KB </span>","children":null,"spread":false},{"title":"mmcm_pll_drp_func_7s_pll.vh <span style='color:#111;'> 18.59KB </span>","children":null,"spread":false},{"title":"mmcm_pll_drp_func_us_pll.vh <span style='color:#111;'> 18.32KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • 小五头 :
    我想接收24位。改一改就可以了吧
    2020-07-26
  • lj-TL :
    很棒,程序正确无误,串口这个其实简单,就是烦,容易出错!
    2020-05-28
  • Kaneluke :
    极好的资源,不知道楼上为何说是空白,作者是把工程都放进去了,有个pll的IP核,可以忽略,找到verilog文件,如果有100MHz时钟就可以直接用了,如果是小时钟,自己用quartusII或者viv
    2019-02-15
  • 「已注销」 :
    什么都没,空白的
    2018-11-19

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明