基于FPGA分布式算法FIR滤波器verilog代码

上传者: u010610188 | 上传时间: 2019-12-21 21:20:03 | 文件大小: 6KB | 文件类型: zip
(本人 小论文 代码,通过验证) 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理,并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗,用流水线技术提高运算速度,采用分割查找表方法减小存储规模,并在Matlab和Modelsim仿真平台得到验证。 为了节省FPGA逻辑资源、提高系统速度,设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能,采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distributed Arithmetic, DA),将MAC运算转化为查找表(Look-Up-Table, LUT)输出,不仅能在硬件规模上得到改善,而且更易通过实现流水线设计来提高速度。因此本文采用分布式算法设计一个可配置的FIR滤波器,并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。

文件下载

资源详情

[{"title":"( 6 个子文件 6KB ) 基于FPGA分布式算法FIR滤波器verilog代码","children":[{"title":"da_fir.v <span style='color:#111;'> 9.00KB </span>","children":null,"spread":false},{"title":"DA_table3.v <span style='color:#111;'> 2.10KB </span>","children":null,"spread":false},{"title":"DA_table1.v <span style='color:#111;'> 1.34KB </span>","children":null,"spread":false},{"title":"tb_da_fir.v <span style='color:#111;'> 1.91KB </span>","children":null,"spread":false},{"title":"DA_table0.v <span style='color:#111;'> 1.35KB </span>","children":null,"spread":false},{"title":"DA_table2.v <span style='color:#111;'> 1.36KB </span>","children":null,"spread":false}],"spread":true}]

评论信息

  • tbsk7842 :
    没用到,(。・∀・)ノ゙嗨
    2019-12-12
  • yuzhang0128 :
    可以,代码可以,能过
    2019-03-05
  • nightmare1087 :
    很一般,并不适用
    2018-11-02
  • WYS1211 :
    仿真有问题,并没有起到滤波的效果,一堆噪声
    2018-04-15
  • qq_38763544 :
    不错 总体还好
    2018-03-17

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明