北京工业大学计算机组成原理课程设计Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断)

上传者: shcnb | 上传时间: 2022-07-10 19:00:59 | 文件大小: 160KB | 文件类型: RAR
Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括:MIPS处理器、系统桥和 1 个定时器,32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3={MIPS-Lite2,ERET、MFC0、MTC0 }。 b)MIPS-Lite2={addu,subu,ori,lw,sw,beq,lui,addi,addiu,slt, j,jal,jr,lb,sb }。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。 二、系统桥与设备 5.为了支持设备,MIPS 微系统需要配置系统桥。 a)需要支持 3 个设备,即定时器、32位输入设备、32 位输出设备。 b)定时器的设计规范请参看《定时器设计规范.docx》。三、中断机制 6. 为了支持异常和中断,处理器必须实现 0 号协处理器(CP0)。为此,必须实现的CP0寄存器包括:SR、CAUSE、EPC、PrID。关于这几个寄存器,请大家

文件下载

资源详情

[{"title":"( 175 个子文件 160KB ) 北京工业大学计算机组成原理课程设计Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断)","children":[{"title":"npc.v <span style='color:#111;'> 780B </span>","children":null,"spread":false},{"title":"aluout.v <span style='color:#111;'> 208B </span>","children":null,"spread":false},{"title":"p2.mpf <span style='color:#111;'> 89.60KB </span>","children":null,"spread":false},{"title":"muxdm.v <span style='color:#111;'> 152B </span>","children":null,"spread":false},{"title":"bridge.v <span style='color:#111;'> 793B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明