8421BCD码计数器(内含文档及Verilog HDL设计代码)

上传者: reborn_lee | 上传时间: 2019-12-21 18:54:19 | 文件大小: 133KB | 文件类型: rar
计数器实现的模制为24,clr为异步清零信号,当时钟上升沿到来或clr下降沿到来, clr = 0时,计数器清零为0000_0000。该计数器的计数过程为,当输出信号的低4位(即 dout[3:0])从0000计数到1001后(即十进制的0 ~ 9),高4位(即dout[3:4])计数加1,当计数计到23时(即0010_0011),计数器又清零为0000_0000,然后重新开始计数。

文件下载

资源详情

[{"title":"( 3 个子文件 133KB ) 8421BCD码计数器(内含文档及Verilog HDL设计代码)","children":[{"title":"count24_tb.v <span style='color:#111;'> 337B </span>","children":null,"spread":false},{"title":"模24的8421BCD码计数器.docx <span style='color:#111;'> 133.25KB </span>","children":null,"spread":false},{"title":"count24.v <span style='color:#111;'> 885B </span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明