FPGA数字万年历（verilog）

FPGA

本次工程实现了FPGA（EP4CE6）通过LCD显示年、月、日、星期、小时、分钟、秒的功能，并且可以通过按键对显示的数据进行调整，加或减，同时也加入了闹钟和整点报时的功能，根据现实情况，当闹钟和整点的时间发生冲突时，闹钟先亮，我把闹钟的优先级设置为高了，如果达到了闹钟和整点所设置的时间，led灯就会有区分的亮，闹钟前两位led灯亮，整点后两位led灯亮

文件下载

资源详情

[{"title":"（ 212 个子文件 8.78MB ） FPGA数字万年历（verilog）","children":[{"title":"date.fit.rpt 361.67KB ","children":null,"spread":false},{"title":"Chain7.cdf 327B ","children":null,"spread":false},{"title":"date.map.rpt 151.45KB ","children":null,"spread":false},{"title":"date.sta.summary 2.94KB ","children":null,"spread":false},{"title":"date.flow.rpt 8.09KB ","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"文件过多，未全部展示","children":null,"spread":false}],"spread":true}]

评论信息

毕业设计屋 :

很好大家可以下载
2019-05-24

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

FPGA数字万年历（verilog）

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载