AD9957 Verilog configure

上传者: pavilion_hu | 上传时间: 2019-12-21 20:26:03 | 文件大小: 7KB | 文件类型: zip
AD9957 Verilog程序设计参考,在实际应用已验证,其中部分控制信号需要根据实际项目增减,程序中必要处均已添加注释,同样希望其他上传代码的作者也能如此,减小下载者阅读程序的麻烦,此程序也是在网上下载后进行细致的调整和完善,可以直接调用参考,在此也非常感谢原作者。

文件下载

资源详情

[{"title":"( 2 个子文件 7KB ) AD9957 Verilog configure","children":[{"title":"AD9957_Verilog_Design","children":[{"title":"spi_config.v <span style='color:#111;'> 7.18KB </span>","children":null,"spread":false},{"title":"config_ad9957_new.v <span style='color:#111;'> 16.07KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

  • qq_30911143 :
    再仔细看看 后面时序没咋看明白
    2021-01-12

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明